实验室概况



ICAIS 实验室由国家特聘专家、IEEE 院士、王中风教授牵头创建于2016年夏季。三年来,实验室累计获得总额超过2000万元的科研资助。实验室成员共发表了80余篇高质量的国际期刊和会议论文,两次荣获IEEE行业旗舰会议最佳论文奖,有多篇论文自发表后长时间位列IEEE电路与系统领域主流期刊每月流行榜单。ICAIS实验室与国内外众多知名大学、研究机构以及一些国际型大企业保持密切联系并有深入合作,能为高年级本科生和研究生提供非常优越的学习平台以及良好的出国深造机会。在最近两年(2018-2019)的应届硕士生中,人均获国家奖学金的次数大于0.8,平均(毕业)起薪接近40万元。

2019年秋季开始,本实验室教师团队拥有5位毕业于全美排名前50高校的海归博士,学生团队有近50名的研究生和博士后。近几年实验室不仅在传统研究领域:数字通信系统,特别是纠错码的设计与高速实现方面继续保持国际领先,在深度学习的硬件加速方面也取得了一系列国际先进的成果。随着杜博士和马博士等的加盟,本实验室在VLSI for Deep Learning这一热门领域的团队优势在国际上已经是非常显著。同时本实验室也将在高速模拟电路(ADC,DAC),高速互联电路,高灵敏度传感器等领域全面发力。本实验室本着教书育人,开拓创新的理念,希翼为国家多多培养高质量的人才,同时为相关科学做出突出贡献。本实验室欢迎数字通信,图像或其它信号处理,人工智能算法与实现,射频,模拟或数字集成电路等专业的学生和青年学者加盟。




实验室成员

王中风教授 国家特聘专家, IEEE Fellow, 实验室主任

Email: zfwang@nju.edu.cn

王中风博士是国家特聘专家,2015年因在FEC设计与VLSI实现方面的突出贡献被评为IEEE Fellow,现任云顶娱乐官网特聘教授、博导。王中风博士早年凭自学考入清华大学,本科获准提前毕业,相继在自动化系获得学士和硕士学位。2000年他从美国明尼苏达大学电子与计算机工程系毕业,获得博士学位。他先后任职于美国国家半导体企业(National Semiconductor),俄勒冈州立大学(Oregon State University)电子与计算机学院,以及美国博通企业(Broadcom Corp.)。王博士曾经担任博通企业技术副总监,是博通企业FEC(前向纠错编码)领域的几个主要专家之一。他同时担任过美国科罗拉多大学,中国科学技术大学,及云顶娱乐官网的兼职教授。他是超大规模集成电路设计领域里的国际知名专家,在国际会议和期刊上发表过200余篇学术论文,拥有数十项美国专利和发明,并编著专辑“VLSI”一部。王博士多次获得IEEE行业旗舰会议的最佳论文奖,2007年荣获IEEE VLSI Systems会刊年度最佳论文奖。在现有统计记录中,他是全球首位在IEEE VLSI Systems会刊上有五篇论文位列年度下载次数前20名的编辑。

王博士是FEC及其集成电路设计领域的国际著名专家和学者。他在该方面的研究和实践涵括turbo码,LDPC码,RS和BCH码 (包括软判决和硬判决),MLC(多层编码),卷积码,网格编码,乘积码和级联编码等。他发明的伞形编码,分布式MLC以及超级乘积BCH码(SP-BCH)在业界受到高度关注和好评。在博通企业的新一代高速网络互联产品中, 他主持设计的FEC码在多方面(如编码增益,功耗,总延迟等)处于行业领先地位。在俄勒冈州立大学执教期间(2003-2007),王教授作为项目负责人或联合负责人承担过多项美国自然科学基金(NSF)和美国太空总署(NASA)的科研项目。他引导的研究生连续三年进入大型国际会议(ICASSP'07, APPCAS'08, Asilomar'09)的最佳学生论文奖最终候选名单。在博通企业工作期间,他参与了多款高速网络通信芯片的设计,同时他参加了多项工业国际标准的制订工作。他提出的前向纠错码方案已经被25Gbps以上速率的十余种高速网络通信国际标准所采纳。

王中风博士多次担任国际一流学术刊物编委职务,他于2003年至2004年担任IEEE Trans. on Circuits and Systems (CAS)-I会刊的副主编,于2008年至2013年担任IEEE Trans. on CAS -II会刊的副主编,于2009年至2014年担任IEEE Trans. on VLSI Systems会刊的副主编。与此同时,他数十次在IEEE及其它国际会议中担任程序委员会委员或各类主席,并应邀在众多国际知名大学(例如,加州理工,多伦多大学,瑞士联邦理工等),研究机构 (美国JPL),以及半导体企业(Intel, Hitachi, Broadcom等) 作学术报告。他曾担任过IEEE电路与系统学会(CASS)年度最佳论文奖和CASS年会(ISCAS)最佳学生论文奖的评委。自2016年以来,王博士多次参与各类国家级人才、国家和省市级科研项目以及省部级科技奖励的评审工作。目前,王中风博士是IEEE电路与系统协会下属的两个技术委员会:1)超大规模集成电路系统与应用(VTA-TC)2)通信电路与系统(CASCOM)的专家组成员,他同时也是IEEE信号处理协会的信号处理系统设计与实现(DISPS)专家委员会的顾问委员。

林军 副教授

Email: jlin@nju.edu.cn

林军博士(IEEE Senior Member)于2007年毕业于云顶娱乐官网物理系,获得理学学士,于2010年毕业于云顶娱乐官网物理系微电子学与固体电子学专业,获得工学硕士学位和优秀研究毕业生称号,于2015年毕业于美国Lehigh University,获得电子工程博士学位,目前主要研究方向为:低功耗高性能人工智能芯片与系统架构、基于深度学习的图像与视频处理算法、高速通信基带信号处理算法与硬件架构、区块链算法与系统架构等,主持和参与了来自国家自然科学基金委、军委科技委创新局、装备发展部、HUAWEI企业等机构的多项科研项目。林博士2010至2011年任职于上海AMD研发中心,参与多款低功耗GPU芯片的AISC实现,承担部分低功耗设计 流程的开发,所参与设计的GPU为AMD第一代采用先进低功耗设计技术的移动GPU产品。2013年5月至8月在Qualcomm 新泽西研究中心从事短期研发工作,参与一款超高速率、低功耗WiFi LDPC解码器设计,该IP已经被Qualcomm后续基带产品采用。 林博士于2015年9月加入云顶娱乐官网,他在IEEE TVLSI/TCAS等集成电路设计领域主流杂志和业内顶尖会议上发表论文近100篇,其中IEEE杂志论文近40篇,申请发明专利20余项。林博士同时担任IEEE信号处理协会的信号处理系统设计与实现(DISPS)的专家组成员, SiPS 2015~2019, AICAS2020, VISAPP2020等会议的TPC成员。林博士曾获得IEEE APPCAS08优秀学生论文奖,2014 IEEE电路与系统学会的travel grant,2019 IEEE Computer Society Annual Symposium on VLSI (ISVLSI) 最佳论文奖,2019 IEEE International Signal Processing Systems (SiPS) 最佳论文奖,此外其4篇文章获得ISVLSI 2018/2019最佳论文奖提名。

杜力博士 副教授

Email: ldu@nju.edu.cn

杜力博士2013-2016年期间跟随国际著名电路设计专家,美国工程院院士张懋中教授,从事高性能混合感知模拟电路与数字VLSI设计的研究。其发明的高灵敏度3D人机交互感知电路,发表在国际顶级电路会议ISSCC上,并受邀在IEEE/ACM 设计自动化会议上做特邀报告。2013-2016读博期间,同时全职工作于美国高通企业混合芯片部门,历任研发工程师,高级研发工程师,从事模拟电路的研发,2016年-2018年,就职于美国kneron企业,负责其人工智能芯片架构的研发,2018年-至今,以高级芯片研发科学家的身份,在美国XYTech Inc企业从事100G光通信系统中的Driver,TIA等高速模拟电路的模块的产品开发。杜力博士同时还是IEEE TCAS I&II, IEEE TCAD, IEEE/ACM DAC等一系列电路与系统领域的学术委员和审稿人,发表论文20篇(其中7篇一作),拥有及在申请的美国专利共11项。

马宇飞博士 副研究员

马宇飞博士于2011年南京航空航天大学本科毕业,于2013年获得美国宾夕法尼亚大学硕士学位,于2018年从美国亚利桑那州立大学获得电子工程博士学位。马博士的主要研究方向是深度学习算法的集成电路硬件加速器。其在博士期间设计开发了基于FPGA的硬件加速器来实现深度学习算法的实时图像识别和目标检测,提出了高效低耗的神经网络处理和存储架构,并针对硬件进行算法同步优化。马博士还研发了将不同卷积网络模型快速地映射到FPGA硬件上的专用指令集和硬件编译器,以配置不同算法模型和资源利用,并减少硬件部署周期。马博士于2018年至2019年在飞步科技美国企业工作,担任高级工程师,负责开发了针对无人驾驶的SoC智能处理器中的深度学习硬件加速器核心芯片,可以实时处理各种主流视觉感知算法,在边缘侧AI感知芯片中处于行业领先地位。马博士于2019年7月加入云顶娱乐官网,他在集成电路设计领域的IEEE重要期刊,如TCAD、TVLSI,以第一或通讯编辑发表或被接受了5篇长论文,在FPGA和集成电路领域的主流国际会议上也以第一编辑发表了6篇的论文。同时马博士也担任了本领域IEEE TVLSI,TC,TCAS-I等诸多高水平期刊和会议的审稿人。

近期研究方向

  • 100/400G 光通信模拟前端设计
  • 高速并行数字信号处理器设计
  • 低能耗高校可重构人工智能处理器设计
  • 神经拟态模拟芯片与器件设计
  • 嵌入式AI算法与系统设计
  • 高速高精度ADC,DAC设计,传感器电路设计
  • 现代纠错码设计与实现
  • 人工智能芯片设计
  • 高速有线和无线通信芯片及系统设计
  • 医学信号处理专用芯片设计
  • 低功耗与容错芯片设计
  • 后量子加密与区块链技术研究

实验室设备条件

实验室目前已具备支撑大规模深度学习算法训练与推理、FPGA系统设计和超大规模芯片设计的软硬件平台,典型设备如下

  • GPU服务器-1,包含8块Nvidia Tesla V100 GPU,GPU之间通过NVLINK技术

  • GPU服务器-2,包含16块Nvidia Tesla P100 GPU

  • GPU服务器-3,包含8块Nvidia Titan-Xp GPU

  • GPU工作站4台,每台包含4块Nvidia GTX-1080Ti GPU

  • 高性能芯片设计服务器3台

  • 4000万门级基于FPGA的芯片原型验证系统

  • Intel Altera Stratix MX10 FPGA开发板,芯片内部存储带宽高达512GB/s,支撑大数据处理的FPGA加速

  • Zynq FPGA开发板

其他相关设备还在采购中





近期承担的科研项目

实验室过去两年内承担各类科研项目合同总额约1000万,包括:

    • 与国际大企业合作纠错码方案与解码器设计,项目金额达到数百万

    • 与国际大企业合作深度学习高效压缩算法

    • 与国际大企业合作高能效深度学习硬件加速器架构

    • 可配置类脑计算与芯片设计

    • 超高能效深度学习处理器芯片,兼容主流CNN网络与LSTM等网络(自然科学基金)

    • 5G极化码(Polar Code)解码器设计(自然科学基金)

    • 基因测序数据处理算法的FPGA加速

    • PUF芯片设计

人员招聘

  • 实验室目前处于快速发展阶段,欢迎信号处理、通信、芯片设计等背景的学者加盟。根据个人条件,可以协助申报各类人才计划或云顶娱乐官网全职(副)研究员岗位, 后者在入职两到三年后可以晋升(副)教授
  • 欢迎具有信号与图像处理、通信与信息系统、微电子学与固体电子学、自动化等相关专业的学生进实验室攻读硕士或博士学位,实验室有信心、有能力、有经验 培养本专业世界一流的毕业生

近期发表期刊论文

1. S. Lu, J. Lu, J. Lin, and Z. Wang, A Hardware-Oriented and Memory-Efficient Method for CTC Decoding, IEEE Access, vol. 7, pp.  120681-120694, 2019.

2. C. Zhu, R. Liang, J. Lin, Z. Wang, and L. Li Analysis and Design of a Large Dither Injection Circuit for Improving Linearity in Pipelined ADCs

3. W. Li, J. Lin, and Z. Wang, A 124-Gb/s Decoder for Generalized  Integrated Interleaved Codes, IEEE Trans. Circuits Syst. I, Reg.  Papers, vol.66, no.8, pp. 3174-3187, Aug., 2019.

4. H. Cui, J.  Lin, and Z. Wang, An Improved Gradient Descent Bit-Flipping Decoder for  LDPC Codes, IEEE Trans. Circuits Syst. I, Reg. Papers, vol.66, no.8,  pp. 3188-3200, Aug., 2019.

5. M. Wang, Z. Wang, J. Lu, J. Lin,  and Z. Wang, E-LSTM: An Efficient Hardware Architecture for Long  Short-Term Memory, IEEE Journal on Emerging and Selected Topics in  Circuits and Systems, vol. 9, no. 2, pp. 280-291, Jun., 2019.

6.  J. Tian, S. Song, J. Lin, and Z. Wang, Efficient T-EMS Based Decoding  Algorithms for High-Order LDPC Codes, IEEE Access, vol. 7, pp.  50980-50992, 2019.

7. Y. Zhou, J. Lin, and Z. Wang, Improved  Fast-SSC-Flip Decoding of Polar Codes, IEEE Communications Letters,  vol. 23, no. 6, pp. 950-953, Jun., 2019.

8. W. Li, J. Tian, J.  Lin, and Z. Wang, Modified GII-BCH Codes for Low-Complexity and  Low-Latency Encoders, IEEE Communications Letters, vol. 23, no. 5, pp.  785-788, May, 2019.

9. X. Liu, L. Zi, D. Yang, and Z. Wang,  Improved Decoding Algorithms of LDPC Codes Based on Reliability Metrics  of Variable Nodes, IEEE Access, vol. 7, pp. 35769-35778, 2019.

10.  J. Tian, S. Song, J. Lin, and Z. Wang, Optimized Trellis-Based Min-Max  Decoder for NB-LDPC Codes, IEEE Trans. Circuits Syst. II, Exp. Brief,  online published, 2019.

11. Y. Wang, J. Lin, and Z. Wang, “FPAP: A  Folded Architecture for Energy-Quality Scalable Convolutional Neural  Networks,” IEEE Trans. Circuits Syst. I, Reg. Papers, vol. 66, no. 1,  pp. 288-301, Jan., 2019.  

12. C. Zhu, J. Lin and Z. Wang,  “Background Calibration of Comparator Offsets in SHA-less pipelined  ADCs,” IEEE Trans. Circuits Syst. II, Exp. Brief, vol. 66, no. 3, pp.  357-361, Mar., 2019.

13. C. Zhu, J. Lin and Z. Wang, “A new clock  phase calibration method in high-speed and high resolution DACs,” IEEE  Trans. Circuits Syst. II, Exp. Brief, vol. 66, no. 3, pp. 332-336, Mar.,  2019.

14. H. Cui, J. Lin and Z. Wang, “An Efficient Post  Processor for Lowering the Error Floor of LDPC Codes,” IEEE Trans.  Circuits Syst. II, Exp. Brief, vol. 66, no. 1, pp. 397-401, Mar., 2019.

15.  Y. Zhou, J. Lin and Z. Wang, “A high speed successive cancellation  decoder for polar codes using approximate computing,” IEEE Trans.  Circuits Syst. II, Exp. Brief, vol. 66, no. 2, pp. 227-231, Feb., 2019.

16.  Z. Wang, J. Lin and Z. Wang, “Hardware-Oriented compression of  long-short term memory for efficient inference, IEEE Signal Processing  Letter, vol. 25, no. 7, pp. 984-988, Jul., 2018.

17. J. Zeng, J.  Lin and Z. Wang, “Low Complexity Message Passing Detection Algorithm for  Large-Scale MIMO Systems,” IEEE Wireless Communications Letters, vol.  7, no. 5, pp. 708-711, Oct., 2018.

18. J. Zeng, J. Lin and Z.  Wang, “An Improved Gauss-Seidel Algorithm and its Efficient Architecture  for Massive MIMO Systems,” IEEE Trans. Circuits Syst. II, Exp. Brief,  vol. 65, no. 9, pp. 1194-1198, Sep., 2018.

19. X. Liu, F. Xiong,  Z. Wang, and S. Liang Design of Binary LDPC Codes with Parallel Vector  Message Passing, IEEE Trans. Comm., vol. 66, no. 4, pp. 1363-1375,  Apr., 2018.

20. J. Wang, J. Lin and Z. Wang, “Efficient hardware architectures for deep convolutional neural

network”,  IEEE Trans. Circuits Syst. I, Reg. Papers, vol.65, no.6, pp. 1941-1953,  Jun., 2018. (Transactions on Circuits and Systems top 10 monthly  popular documents for over 12 months)

21. Y. Wang, J. Lin and Z.  Wang, “An energy-efficient high-performance architecture for binary  weight convolutional neural networks”, IEEE Trans. Very Large Scale  Integr. (VLSI) Syst., vol. 26, no. 2, pp. 280-293, Feb., 2018.

22.  J. Tian, J. Lin and Z. Wang, “A 21.66Gbps non-binary LDPC decoder for  high-speed communications”, IEEE Trans. Circuits Syst. II, Exp. Brief,  vol. 65, no. 2, pp. 226-230, Sep., 2018.

23. Z. Wang, J. Lin and  Z. Wang, “Accelerating recurrent neural networks: a memory-efficient  approach”, IEEE Trans. Very Large Scale Integr. (VLSI) Syst., In Press,  vol. 25, no. 10, pp. 2763-2775, Oct., 2017.

24. J. Lin, Z. Yan  and Z. Wang, “Efficient soft cancelation decoder architectures for polar  codes”, IEEE Trans. Very Large Scale Integr. (VLSI) Syst., In Press,  vol. 25, no. 1, pp. 87-99, Jan. 2017 (Transactions on VLSI Systems Top  25 Downloaded, 2017)

25. J. Lin, C. Xiong and Z. Yan, “A high  throughput list decoder architecture for polar codes,” IEEE Trans. Very  Large Scale Integr. (VLSI) Syst., vol. 24, no. 6, pp. 2378-2391, Jun.  2016

26. J. Lin and Z. Yan, “Efficient list decoder architecture  for polar codes,” IEEE Trans. Very Large Scale Integr. (VLSI) Syst.,  vol. 23, no. 11, pp. 2508-2518, Nov. 2015

27. J. Lin and Z. Yan,  “An efficient fully parallel decoder architecture for Non-binary LDPC  codes,” IEEE Trans. Very Large Scale Integr. (VLSI) Syst., vol. 22, no.  12, pp. 2649-2660, Dec. 2014 (Transactions on VLSI Systems Top 20  Downloaded, December 2014)


往期代表性杂志论文(节选)

  1. Z. Wang, Z. Chi and K. Parhi, 'Area–Efficient High Speed Turbo Decoder Architectures”, IEEE Trans. on VLSI Systems, vol. 10, no. 6, pp. 902-912, December, 2002.

  2. Z. Wang and K. Parhi, 'High Performance, High Throughput Turbo/SOVA Decoder Design', IEEE Trans. on Communications, vol. 51, no 4, April 2003, pp. 570-79.

  3. Z. Wang and J. Ma “Fast Interpolation Architecture for Soft-Decision Decoding of Reed-Solomon Codes”, in IEEE Trans. on VLSI Systems, vol. 14, no. 9, pp. 937-950, Sep. 2006 (IEEE VLSI Transactions Best Paper Award in 2007) .

  4. Z. Wang and Z. Cui, “Low Complexity, High Speed Decoder Design for Quasi-Cyclic Low Density Parity Check Codes”, in IEEE Trans. on VLSI Systems, vol. 15, no. 1, Jan. 2007 (Top 4 most downloaded papers in IEEE Trans. on VLSI Systems in 2007).

  5. Z. Wang, “High-Speed Recursion Architecture for Turbo/MAP Decoders”, in IEEE Trans. on VLSI Systems in Apr. 2007.

  6. Z. Wang and Q. Li, “Very Low Complexity Hardware Interleaver for Turbo Decoding,” in IEEE Trans. on Circuits and Systems: II, Sep. 2007.

  7. J. Ma, A. Vardy, and Z. Wang, “Low-latency Factorization Architecture for Algebraic Soft-Decision Decoding of Reed-Solomon Codes,” in IEEE Trans. on VLSI Systems, Nov.  2007.

  8. Z. Cui and Z. Wang “High Speed Layered LDPC Decoder Architecture for QC-LDPC Codes,” in IEEE Trans. on VLSI Systems in Apr. 2009 (Top 8 most downloaded papers in IEEE Trans. on VLSI in 2009).

  9. J. Sha, Z. Wang, M. Gao, and L. Li, “Multi-Gb LDPC Code Design and Implementation,” in IEEE Trans. on VLAI Systems in Feb.  2009 (Top 5 most downloaded papers in IEEE Trans. on VLSI in 2009).

  10. J. He, Z. Wang, and H. Liu, “An Efficient 4-D 8PSK Trellis-Coded Modulator Decoder Architecture” in IEEE Trans. on VLSI Systems in Jan. 2010.

  11. C. Zhang, Z. Wang, etc, “Flexible LDPC Decoder Design for Multi-Gb/s Applications,” in IEEE Transactions on Circuits and Systems: I, Jan. 2010.

  12. J. Lin, Z. Wang, L. Li, J. Sha, and M. Gao, “Efficient Shuffle Network Architecture and Application for WiMAX LDPC Decoders,” in IEEE TCAS-II, in Mar. 2009.

  13. K. Zhang, X. Huang, and Z. Wang, “High Throughput Irregular LDPC Decoder,” in IEEE Journal of Selected Area on Communications (JSAC) in July 2009.

  14. J. Sha, J. Lin, Z. Wang, and L. Li, “Decoder Design for RS-Based LDPC Codes,” in IEEE Trans. on Circuits and Systems: II, in  Sept. 2009.

  15. J. Lin, J. Sha, Z.Wang, and L. Li, “An Efficient VLSI Architecture for Non-binary LDPC Decoders,” in IEEE Trans. on Circuits and Systems: II, in Dec. 2009.

  16. P. Zhao, J. McNeely, W. Kuang, and Z. Wang,  “Design of Sequential elements for Low Power Clocking Systems,”  in IEEE Trans. on VLSI, in May 2011 (Top 18 most downloaded papers in IEEE Trans. on VLSI in 2011).

  17. J. Lin, J.  Sha, Z. Wang, and L. Li, “Efficient Decoder Design for Non-Binary Quasi-Cyclic LDPC Codes,” in IEEE Trans. on CAS-I, Jan. 2010.

  18. K. Zhang, X. Huang, and Z. Wang, “A High-Throughput LDPC Decoder Architecture with Rate Compatibility,” in IEEE Trans. on Circuits and Systems-I in 2010.

  19. Z. Wang, Z, Cui, and J. Sha, “VLSI Design for LDPC Codes Decoding,” in IEEE Circuits and Systems Magazine, First quarter, 2011.

  20. J. He, H. Liu, Z. Wang, and X. Huang,, “High-Speed Low-Power Viterbi Decoder Design for TCM Decoders,” in IEEE Trans. on VLSI Systems,  in Apr. 2011 (Top 15 most downloaded papers in IEEE Trans. on VLSI in 2012).

  21. Z. Cui, Z. Wang, and X. Zhang, “Reduced-Complexity Column-Layered Decoding and Implementation for LDPC Codes,” in IET on Communications in Oct. 2011.

  22. K. He, J. Sha, and Z. Wang, ' Non-binary LDPC Code Decoder Architecture with Efficient Check Node Processing,' in IEEE Trans. on Circuits and Systems II 59-(6): 381-385 (2012).

  23. Z. Wang, “Super FEC Codes for 40/100Gbps Transport Networking,” in IEEE Communication Letters, in Dec. 2012.

  24. M. Gustlin, Z. Wang, etc, 'Next Generation Backplane and Copper Cable Challenges,' in IEEE Communications Magazine, Dec. 2013.

  25. C. Zhang, Z. Wang, and X. You, 'Efficient Decoder Architecture for Single Block-Row Quasi-Cyclic LDPC Codes,' in IEEE TCAS-II, vol. 61, no. 10, Oct.  2014

实验室大事记

2019     

1.2019114,王中风教授邀请北京大学刘家瑛教授来访并作学术报告。

2.201935日,王中风教授邀请加州大学圣塔芭芭拉分校?etin Kaya Ko?教授来访并作学术报告。 

3.2019314日,王中风教授邀请埃及开罗大学Ahmed Shalash教授来访并作学术报告。

4.201949日王中风教授应邀参加山东大学微电子学院“稷下风”论坛并作了题为“VLSI Optimizations for DSP and Deep Learning”的学术讲座。  

  详情请见:http://mele.sdu.edu.cn/info/1104/3847.htm 

5.2019417日王中风教授参加云顶娱乐官网“本科人生规划之路——南大电子大咖学者访谈”新生学业导航系列活动,答疑解惑,分享成功经验,在学习规划、人生规划等众多方面加以引导。    详情请见:/content-8-3731-1.html  

6.20194月王中风教授应邀参加了科技部重大专项评审。  

7.20194月王中风教授应邀参加了国家优秀青年科学基金项目评审。  

8.20194月王中风教授应邀参加了教育部长江学者评审。  

9.2019425日王中风教授应邀访问扬州大学,并作了特邀讲座“VLSI Optimizations for DSP and Deep Learning”。   

详情请见:http://jdyjy.yzu.edu.cn/art/2019/5/5/art_42186_696942.html    

10.201958日王中风教授应邀出席第十二届中国留学人员南京国际交流与合作大会集成电路创新创业高峰论坛,并发表了题为《高校创新与高科技产业的协同发展》的演讲。

详情请见: https://new.qq.com/omn/20190510/20190510A09IIB00 

11.2019510日王中风教授出席全球人工智能产品应用博览会(苏州),并在IEEE Fellow高峰论坛作特邀讲座“深度神经网络的VLSI优化”。     

详情请见:http://www.ai-expo.org.cn/page/gflt/  

12.2019523日王中风教授与学生在上海参加了ICC国际会议。 

13.2019526-30日王中风教授与学生在日本札幌参加了ISCAS会议。

14.2019529-30日王中风教授应邀在北京参加了科技部重点项目评审。

15.2019714-17日王中风教授参加了在美国迈阿密举办的ISVLSI国际会议,其团队在ISVLSI会议上共录用了三篇文章,其中有两篇论文从161篇文章中脱颖而出,入选了最佳论文奖提名(会议共6篇提名),最终论文Fast-ABC: A Fast Architecture for Bottleneck-Like Based Convolutional Neural Networks(编辑:谢逍如,孙方轩,林军,王中风),获得大会颁发的最佳论文奖   

详情请见: http://news.nju.edu.cn/show_article_12_53279?from=timeline&isappinstlled=0 

16.2019725日王中风教授应邀在无锡参加了全国集成电路创新创业大赛华东赛区决赛的评审。 

17.2019年8月18-19日,王中风教授在厦门参加了“2019人工智能系统与集成电路研讨会”并作了题为“深度神经网络的VLSI优化”的主题讲座。

   详情请见: http://www.e-elements.com/news/show/id/94.shtml

18.2019年9月4-6日,王中风教授在西安参加了第四届海外高层次人才西安创新创业峰会,并作了题为“关于AI的科技创新与创业”的主旨报告。此外五位“中国海归科技创业者100人”入选者也在同一会场作了重要报告。

   详情请见:http://baijiahao.baidu.com/s?id=1643892758237667236&wfr=spider&for=pc

             http://news.hsw.cn/system/2019/0906/1113077.shtml

19.2019年9月24-26日,王中风教授应邀在嘉兴参加了中国浙江星耀南湖·长三角精英峰会暨第二届G60科创走廊人才峰会。

20.2019年10月18-20日,王中风教授应邀在杭州参加了首届中国国际智能产品博览会暨世界数字与人工智能大会高峰论坛,并作了“Energy-Efficient Design of Scalable and Reconfigurable CNN Processor”的主题演讲。
详情请见:
https://baijiahao.baidu.com/s?id=1647802833989957123&wfr=spider&for=pc

21.2019年10月19日,王中风教授应邀在上海参加了第四届清华自动化论坛,并在圆桌讨论(学术界)上进行了交流与分享。详情请见:

    http://www.tsinghua.org.cn/publish/alumni/4000345/13722890.html

22.2019年10月20-23日,王中风教授与学生在南京参加了SIPS会议,其团队在SIPS会议上共录用      六篇文章,其中论文DynExit: A Dynamic Early-Exit Strategy for Deep Residual           Networks(编辑:王美琪,莫剑桥,林军,王中风,杜力)从118篇文章中脱颖而出,获       得大会颁发的“最佳论文奖”。

23.2019年10月24日,王中风讲授受邀参加福建省集成电路发展论坛,并作了“Optimized Design     of Scalable and Reconfigurable CNN Processor”的主题演讲。

24.2019年11月21-22日,杜力教授在南京参加了中国集成电路设计业年会暨南京集成电路产业创    新发展高峰论坛。

25.2019年12月13日,王中风教授应邀参加了无锡集成电路设计峰会暨院长论坛。

26.2019年12月20日,王中风教授应邀出席第三届清华大学 “一带一路”合作论坛暨第十一届启    迪创新论坛活动,并在物联网协同创新发展论坛中作了AI的科技创新与创业的主题演讲。

    详情请见:
    http://baijiahao.baidu.com/s?id=1653428262329676386&wfr=spider&for=pc

 

2018 年:   

1.201819日,云顶娱乐官网资讯网发布了题为“我校留学归国学者王中风教授团队在人工智能(AI)加速器设计方面取得系列突破”的报道。    

详情请见:http://tzb.nju.edu.cn/96/35/c359a235061/page.htm  

2.2018330日王中风教授出席了 2018国际智能科技峰会(深圳),并作了名为“VLSI Optimizations for Deep Neural Networks”的特邀报告。     

详情请见:https://www.bagevent.com/event/1290978?bag_track=bagevent    

3.201856日,王中风教授受邀参加了江苏省科技厅重大项目的评审。 

4.2018510日,王中风教授应邀出席搜狐创投SoPlus系列沙龙活动,探讨中国半导体芯片的进击之路。    

详情请见: http://www.sohu.com/a/231103167_119709 

5.2018511-13日王中风教授在西安出席了 现代通信与信息理论国际研讨会,并作了题    为“Advanced FEC Codes for High-Speed Networking”的特邀报告。     

详情请见:https://meeting.xidian.edu.cn/html/news/201805/338.html    

6.2018511日,王中风教授应邀到西安科技大学做学术讲座。 

   详情请见:https://www.xust.edu.cn/info/1255/21220.htm   

7.2018522日,王中风教授在南京参加了人工智能芯片技术和应用研讨会暨第60期国际名家讲堂,并做专题讲座。  

详情请见:http://www.sohu.com/a/232436200_132567   

8.2018527-30日,王中风教授与学生参加了在意大利佛罗伦萨举办的ISCAS国际会议。   

9.201866日,王中风教授应邀参加了在南京举办的2018年人工智能芯片技术和应用研讨会,并作了特邀报告。   

详情请见:http://www.icsmart.cn/19038/    

10.2018629日,王中风教授应邀参加了在我校举办的空间智能网络学术论坛,并作了特邀报告“VLSI for Deep Learning”  

详情请见:/content-8-3553-1.html   

11.201878-11日,王中风教授与学生参加了在香港举办的ISVLSI国际会议,本次会议录用的题为“FPAP: A Folded Architecture for Efficient Computing of Convolutional Neural Networks”的论文获得了大会最佳论文奖提名。  

12.2018724日,中国科学报报道了王中风教授的回国创业经历:“一场从逆袭到归零的人生跨越”。  

   详情请见: http://ndsc.nju.edu.cn/ac/1b/c12445a306203/page.htm    

13.2018727日,王中风教授邀请新加坡南洋理工大学Chang Chip-Hong教授来访并作学术报告。   

14.2018822-23日,王中风教授在福州大学开展了为期两天关于集成电路设计优化的短期课程集训。      

15.2018824日,王中风教授应邀出席了在南京举办的全国大学生集成电路创新创业大赛决赛颁奖典礼。会上其带领的两支学生团队均获得了该次大赛的全国一等奖。     

详情请见:http://news.nju.edu.cn/ddh/ddhshow_4_50220.html      

16.2018918日至19日,王中风教授应邀到北京参加了国家级人才评审。     

17.2018920日至22日,王中风教授应邀参加了在江西萍乡举办的人工智能研讨会。     

具体详情请见:http://www.pxdj.gov.cn/List.asp?C-1-2054.html       

18.20189-10月,王中风教授参加了苏州市姑苏创新创业领军人才的评审。     

19.20181011日,王中风教授参加了由清华大学举办的集成电路发明60周年学术会议。     

大会详情请见:https://www.tsinghua.edu.cn/publish/thunews/9649/2018/20181017140320892816515/20181017140320892816515_.html  

20.2018年10月14日,王中风教授应邀出席了福州大学人工智能学院成立大会。         

相关详情请见:  https://news.fzu.edu.cn/html/fdyw/2018/10/15/98e7ee36-ef91-49c9-a17c-c13756f7adc6.html             

21.20181027-29日,王中风教授与学生参加了在成都举办的APCCAS国际会议。   

22.201811月底,王中风教授应邀到美国Anaheim参加了6IEEE GlobalsSIP国际会议,并作了全会报告“VLSI Optimizations for Deep Neural Networks”   

详情请见:http://news.nju.edu.cn/show_article_12_51338 

23.2018123日,王中风教授邀请爱荷华州立大学Degang Chen教授来访并作学术报告。   

24.20181220日,王中风教授邀请莱斯大学Yingyan Lin教授来访并作学术报告。   


  

2016-2017年:

1.2016516日,王中风教授应邀到西安电子科技大学进行学术交流,并作了题为“数字信号处理在集成电路实现中的优化”的特邀报告。  

详情请见:http://see.xidian.edu.cn/html/news/8136.html    

2.20161125日,科技日报报道王中风教授的传奇经历,题为“从中专生到国家特聘家”。   

详情请见:http://www.stdaily.com/cxzg90/kjzw/2016-11/25/content_345802.shtml    

3.20171219,王中风教授邀请俄亥俄州立大学张新苗教授来访并作学术报告。 

4.20171224日,王中风教授在新智元发表文章“如何满足不同应用场景下深度神经网络模型算力和能效需求”。   

详情请见:http://www.sohu.com/a/212556358_100024677  

XML 地图 | Sitemap 地图